JEDEC成立于1958年，作为电子产业协会联盟(EIA)的一部分，为新兴的半导体产业制定标准。主要功能包括术语定义，产品特征描述，测试方法，固态存储器，DRAM，闪存卡及射频识别标签等的确定与标准化。
在DDR2时代，JEDEC规定的DDR2的最高运行频率是800MHz，但不少的模组厂商推出了DDR2-1200以及DDR2-1333的内存。在这种情况下，DDR3内存的竞争力就不高了，因为在频率得到提升的同时，DDR3内存的延时单位也增多了。
内存的延时一般就是我们所说的时序，如DDR2-800内存的标准时序：5-5-5-18，但DDR3-800内存的标准时序则达到了6-6-6-15。这四个参数
代表DDR时序的几个重要方面，均已clock个数为单位。依次是CAS Latency(CL)内存CAS延时时间，只针对read操作；RAS-to-CAS Delay
(tRCD)内存行地址传输到列地址传输的时间；Row Precharge Delay(tRP)内存预充电时间；Row-active Delay(tRAS)内存行地址选通延时。
DDR3的这些参数都会比DDR2大一些，但并不是说DDR3的延时就会比DDR2大，因为DDR3的clock频率也比较高，所以最终的绝对延时DDR3还
是比较小的。而且JEDEC设置的内存时序比较保守，内存模组厂商会推出低延时的DDR3内存。
DDR3内存带宽的大幅度提高，还是依靠数据预取Prefetch，到了DDR3时代，Prefetch技术发展到了8Bit，一次可以从存储单元预取8Bit的数据，
在输入输出端口上行和下行同时传输，8Bit需要4个完整时钟周期，因此DDR3内存的输入输出时钟频率是存储单元核心的4倍。有效的数据传输频
率是存储单元核心频率的8倍。DDR3-800内存的存储核心频率只有100MHz，输入输出频率有400MHz，有效数据传输频率是800MHz。在实现
Prefetch的过程中，存储单元的内部总线位宽也在一直增加，如DDR3中内部总线位宽：芯片位宽=8:1。
DDR3的核心工作电压变为1.5V，其中DDR3L的低电平版本更是1.35V，而DDR2的工作电压是1.8V。电压降低幅度17%。
DDR3的几个新的功能：Reset功能，这是在DDR3内存中新增加的一项重要功能。它使DDR3内存的初始化更加简单，而且更便于功耗控制。
自动自刷新技术(Automatic Self Refresh)功能，通过一个内置于DDR3中的温度传感器来控制刷新频率，这样在保证数据不丢失的情况下尽可能
减少刷新频率。局部自刷新(Partial Array Self Refresh)功能，DDR3内存的一个可选项，只刷新部分逻辑bank，减少刷新操作带来的功耗。
DDR3的内存颗粒密度比DDR2要大很多，并且逻辑bank从8bank起步，总的内存可以达到8G，并且支持64位的数据线。而DDR2的逻
辑bank一般都是4bank，总的内存可以达到4G。